Bu çalışmada 0.18μm TSMC CMOS teknoloji kütüphanesi kullanılarak 5 bit yüksek hızlı paralel analog sayısal dönüştürücü( A / S ) tasarımı yapılmıştır. Tasarımı yapılan A / S dönüştürücü temel olarak karşılaştırıcı ve sayısal kodlama bloğu olmak üzere iki önemli blok devresinden oluşmaktadır. Burada karşılaştırıcı bloğu olarak eşik evirmeli nicemleyici tekniği(EEN) kullanılmıştır. Sayısal kodlama bloğunda ise, farklı kodlama devreleri kullanılmıştır. Böylece EEN tekniği kullanılarak yapılan A / S dönüştürücüler için sayısal kodlama blok devrelerinin performansları incelenmiştir. Tasarımı yapılan bütün devrelerde besleme gerilimi 1.8V’tur. Sayısal kodlama blok devreleri olarak programlanabilir rom(pla-rom), lojik tabanlı, seçici(multiplexer) tabanlı, Fat Tree ve Wallace Tree olmak üzere 5 farklı yapı kullanılmıştır. A / S dönüştürücünün güç tüketimi, kodlama devresinde kullanılan transistör sayıları, INL ve DNL performansları incelenmiştir. Yapılan bu çalışmaya göre EEN tekniği ile yapılan A / S dönüştürücü de en yüksek güç tüketimi 291.42mW ile “Wallace Tree”, güç tüketimi en düşük 27.378mW ile “pla-rom”, 152 adet nmos ve pmos kullanımı ile en düşük transistör sayısına sahip olan kodlayıcı “lojik tabanlı” kodlayıcı olarak görülmüştür. INL-DNL performanslarına göre en kötü performans “Fat Tree”, en iyi performans ise “Lojik tabanlı” kod dönüştürücü de gözlenmiştir.This paper presents a 5-bit Flash Analog to Digital Converters(ADC) design using 0.18µm TSMC CMOS technology library. The designed system consists of two main blocks as a comparator array and digital encoders. In this paper, as a comparator is to use the so-called Threshold Inverter Quantization (TIQ) technique. As a digital encoder block has been used five different encoding circuits. Thus, the performance of different digital encoder blocks research in the designed system of using TIQ technique. The names of digital encoder block are programmable rom decoder, logic based, multiplexer based, fat tree and wallace tree decoder. Power supply of all designed circuits is 1.8V. The purpose of this work is to compare different digital encoder circuits according to power consumption and INL-DNL errors and counts of transistors. The simulation results show that the average maximum power consumption of systems is 291.42mW for wallace tree deceoder, the average minimum power consumption of systems is 27.378mW for pla-rom, the minimum number of transistor is 152 for logic based decoder. According to INL-DNL analysis, Logic based decoder has been the best INL-DNL performance and fat tree decoder has been the worst INL-DNL performance.